

EVALUASI TENGAH SEMESTER
MATA KULIAH PEMROGRAMAN KONTROLLER

**“HADES (Hardware Accelerated Deterministic Edge Sensing) - C:
Metode Akuisisi Data Instrumentasi Otonom Berbasis Akselerasi
Perangkat Keras dan Eksekusi Deterministik”**



Disusun oleh :
Kelompok 4

Muhammad Rifqi Putra Pratama	2042241014
Harri Raditya Ardianto	2042241038

Dosen Pengampu :
Ahmad Radhy, S.Si., M.Si

PROGRAM STUDI D4 TEKNOLOGI REKAYASA
INSTRUMENTASI
DEPARTEMEN TEKNIK INSTRUMENTASI
FAKULTAS VOKASI
INSTITUT TEKNOLOGI SEPULUH NOPEMBER
2026

DAFTAR ISI

DAFTAR TABEL	ii
DAFTAR GAMBAR	iii
1 STUDI LITERATUR	1
1.1 Tabel Ringkasan 24 Jurnal Acuan (2021-2026)	1
1.2 Daftar Lengkap Future Work	8
2 METODE BARU	13
2.1 Arsitektur Future Work	13
2.2 Diagram Blok dan Flowchart	13
3 SIMULASI DAN HASIL	16
3.1 Simulasi dan Hasil	16
4 KEUNGGULAN METODE	19
4.1 Keunggulan	19
4.2 Metode	19
5 GITHUB DAN LINKEDIN	20
5.1 GitHub	20
5.2 LinkedIn	20
6 KESIMPULAN	21
REFERENCES	22

DAFTAR TABEL

1.1	Ringkasan Future Work Jurnal Acuan Penelitian	1
-----	---	---

DAFTAR GAMBAR

2.1	Diagram Blok Sistem HADES-C	13
2.2	Flowchart Sistem HADES-C	15
3.1	Simulasi Penerapan HADES-C pada Proteus	16
3.2	Simulasi tanpa penerapan HADES-C pada aplikasi proteus	17
3.3	Perbandingan Grafik HADES-C dan Metode Polling Biasa	17

BAB 1

STUDI LITERATUR

1.1 Tabel Ringkasan 24 Jurnal Acuan (2021-2026)

Berdasarkan hasil analisis pada ringkasan 24 jurnal, pada bagian *future work* ditemukan peluang pengembangan penelitian yang kemudian dirumuskan menjadi sebuah judul penelitian, yaitu **HADES (Hardware Accelerated Deterministic Edge Sensing) – C: Metode Akuisisi Data Instrumentasi Otonom Berbasis Akselerasi Perangkat Keras dan Eksekusi Deterministik**. Judul tersebut disusun sebagai bentuk pengembangan konsep sistem akuisisi data yang mampu bekerja secara otonom dengan dukungan akselerasi perangkat keras serta eksekusi yang deterministik untuk meningkatkan efisiensi dan keandalan sistem instrumentasi.

Berikut merupakan tabel ringkasan dari 24 jurnal acuan yang digunakan sebagai dasar identifikasi *future work* dan pengembangan metode HADES-C.

Tabel 1.1: Ringkasan Future Work Jurnal Acuan Penelitian

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW1	Microcontroller Unit-Based Wireless Sensor Network Nodes: A Review	Pengembangan di masa depan diarahkan pada penciptaan antarmuka komunikasi nirkabel yang beroperasi pada tingkat daya ultra-rendah. Hal ini mencakup upaya untuk menanamkan algoritma Edge AI secara langsung ke dalam arsitektur mikrokontroler (MCU) minimalis, sehingga pemrosesan data jaringan dapat dilakukan secara lokal tanpa perlu menguras daya untuk transmisi data mentah ke server pusat secara terus-menerus.

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW2	Trends and Challenges in AIoT/IIoT/IoT Implementation	Kajian selanjutnya menuntut eksplorasi lebih dalam mengenai adaptasi komputasi neuromorphic di tingkat edge. Penelitian difokuskan pada manajemen daya cerdas yang diimplementasikan murni pada level perangkat keras (hardware-based), guna mengatasi latensi tinggi yang selama ini menjadi kelemahan utama pada arsitektur komputasi standar saat memproses fusi data AI i IoT secara bersamaan.
FW3	IoT Sensing for Advanced Irrigation Management	Fokus pengembangan ditekankan pada pengintegrasian data bacaan sensor ke dalam sistem kontrol loop terbuka (open-loop control) untuk mencapai akuisisi data yang sepenuhnya otonom. Penelitian masa depan harus mampu menyinkronkan waktu pembacaan parameter lingkungan secara presisi dengan pergerakan mekanis aktuator, sehingga konsumsi daya total dari node sensor yang bergerak dapat diminimalkan.
FW4	An Overview of Machine Learning within Embedded and Mobile Devices—Optimizations and Applications	Berpusat pada optimasi model Tiny Machine Learning (TinyML) agar jauh lebih hemat energi dan mampu beroperasi secara real-time. Diperlukan teknik kompresi model lanjutan yang dirancang khusus untuk keterbatasan memori mikrokontroler, sehingga inferensi algoritma dapat dijalankan secara mandiri tanpa menyebabkan stack overflow.
FW5	A comprehensive survey of industry practice in real-time systems	Tantangan sinkronisasi dan latensi di sektor industri memicu kebutuhan untuk mengembangkan mekanisme penjadwalan (scheduling) adaptif berbasis kecerdasan buatan. Pengembangan diarahkan pada arsitektur perangkat lunak real-time yang mampu memprediksi kemacetan antrean eksekusi dan secara dinamis menyesuaikan prioritas interupsi secara otomatis.

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW6	Emerging architecture for heterogeneous smart cyber-physical systems for industry 5.0	Rencana pengembangan ke depan melibatkan integrasi komputasi edge dan AI langsung ke dalam kontroler heterogen. Fokusnya adalah memastikan arsitektur Cyber-Physical Systems (CPS) yang ditenagai oleh kombinasi kontrol PID, DVFS, dan algoritma genetika ini dapat menskalakan kemampuannya tanpa mengorbankan stabilitas kendali waktu nyata di lantai produksi Industri 5.0.
FW7	Teaching computer architecture by designing a 16-bit RISC processor	Eksplorasi lanjutan difokuskan pada implementasi fisik dan simulasi periferai terintegrasi tambahan, seperti Analog-to-Digital Converter (ADC) dan modul komunikasi serial, ke dalam arsitektur prosesor RISC 16-bit dasar. Tujuannya adalah untuk memvalidasi model siklus eksekusi kontroler saat dihadapkan pada interupsi perangkat keras murni dalam skenario lingkungan nyata.
FW8	Development of an Accurate Digital Sampling Multi-meter	Pengembangan masa depan menargetkan penanaman algoritma pemrosesan sinyal digital (Digital Signal Processing/DSP) secara real-time ke dalam lapisan firmware. Hal ini diperlukan agar sistem meteran digital tidak hanya mengakuisisi data multivariat secara akurat, tetapi juga mampu melakukan deteksi anomali sinyal secara langsung (on-the-fly) pada laju sampling tinggi.
FW9	Out-of-Order Processor Architecture for Microcontrollers	Arah penelitian selanjutnya adalah mengoptimalkan mekanisme pengurutan eksekusi instruksi (Out-of-Order execution) agar kompatibel dengan spesifikasi keamanan memori yang ketat. Inovasi ini sangat mendesak untuk menjamin keandalan sistem-sistem berisiko tinggi (safety-critical systems), di mana kegagalan baca/tulis register dapat berakibat fatal.

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW10	Architecture and security of SCADA systems: A review	Fokus pengembangan bergeser pada peningkatan lapisan keamanan arsitektur SCADA modern yang telah terintegrasi dengan cloud dan IoT. Implementasi pengamanan perangkat keras berbasis teknologi blockchain terdesentralisasi dan deteksi intrusi menggunakan algoritma AI di tingkat kontroler lokal menjadi prioritas riset utama.
FW11	A survey on hardware security of DNN models and accelerators	Rencana pengembangan mendesak adalah perancangan akselerator perangkat keras untuk Deep Neural Networks (DNN) yang tidak hanya ringan dari sisi komputasi, tetapi juga kebal secara fisik. Fokusnya adalah membangun mekanisme proteksi on-chip yang tangguh terhadap serangan saluran samping (side-channel attacks) yang sering menargetkan kelemahan perangkat embedded.
FW12	Reviewing IoT Security via Logic Bugs in IoT Platforms and Systems	Penelitian ke depan diarahkan pada pembuatan kerangka kerja (framework) otomatis yang mampu melakukan pemindaian komprehensif terhadap bug logika pada mikrokontroler IoT. Alat analisis otomatis ini diharapkan dapat mengidentifikasi kerentanan eksekusi secara preventif sebelum implementasi sistem secara massal di lingkungan siber-fisik.
FW13	Low-Latency Bit-Slice Design of Discrete Fourier Transform	Pengembangan selanjutnya bertujuan untuk mengadaptasi modul perangkat keras bit-slice sebagai akselerator perangkat keras murni (pure hardware accelerator) yang tertanam dalam arsitektur System on Chip (SoC) mikrokontroler. Modul ini diyakini mampu mengambil alih kalkulasi matematis rumit secara terisolasi tanpa memblokir kinerja komputasi core utama.

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW14	Single Board Architectures Integrating Sensors Technologies	Upaya mitigasi terhadap kebuntuan latensi akibat interupsi sensor konvensional (CPU polling) akan dilanjutkan dengan pemanfaatan kontroler Direct Memory Access (DMA) secara maksimal. Fokusnya adalah merancang arsitektur perangkat lunak bare-metal yang secara eksklusif menggunakan DMA untuk offloading interupsi, sehingga pemindahan data berjalan tanpa melibatkan instruksi CPU sedikit pun.
FW15	Reliability Analysis of Critical Embedded Systems	Penelitian masa depan menargetkan pembangunan arsitektur fault-tolerant melalui adaptasi paradigma bahasa pemrograman modern yang menawarkan jaminan keamanan memori (seperti bahasa pemrograman Rust). Kontrol memori deterministik ini diproyeksikan mampu mendeteksi tingkat galat (error) seketika, mencegah crash sistem pada instrumen kritis.
FW16	A Smart Microcontroller Architecture for the Internet of Things	Arah pengembangan berpusat pada perancangan arsitektur pemrosesan terdistribusi (scalable) yang memindahkan logika kendali dari cloud ke edge. Pengayaan kapabilitas mikrokontroler cerdas ini bertujuan untuk meminimalkan ketergantungan pada jaringan luar dalam mengeksekusi aktuasi fisik mandiri di node instrumen.
FW17	Machine Learning for Microcontroller-Class Hardware: A Review	Pengembangan lebih lanjut akan difokuskan pada sintesis dan kuantisasi topologi Jaringan Saraf Tiruan (Neural Network) ultra-ringan yang disesuaikan secara arsitektural untuk MCU kelas bawah. Upaya ini diwajibkan untuk menekan pemakaian RAM dan batas konsumsi arus agar inferensi ML tetap stabil pada perangkat bertenaga baterai kecil.

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW18	Systematic Review of Methodologies for the Development of Embedded Systems	Tren masa depan menekankan standarisasi metodologi hibrida atau hardware-software co-design yang terintegrasi secara holistik. Modifikasi metodologi ini diperlukan agar perancangan perangkat keras periferan dan penulisan firmware logika dapat dilakukan secara simultan, menekan bottleneck selama siklus iterasi prototipe.
FW19	Low-Power IoT Communication Interface by NXP FlexIO Module	Langkah pengembangan revolusioner berikutnya adalah mengeksekusi seluruh lapisan protokol jaringan secara otonom oleh periferan perangkat keras. Hal ini berarti memindahkan sepenuhnya beban eksekusi Mesin Status (Finite State Machine/FSM) ke luar dari core utama, sehingga CPU dibiarkan terkunci secara permanen dalam kondisi hibernasi (sleep mode).
FW20	Sensor Polling Optimizations in Microcontroller Architectures	Studi masa depan diarahkan secara masif untuk menghapus paradigma pemrograman sekuensial yang terus-menerus membuang siklus clock MCU. Penggabungan jalur komunikasi data, seperti bus I2C maupun SPI, harus beralih menggunakan eksekusi yang berbasis pemacu interrupt penuh (interrupt-driven execution) murni tanpa kompromi polling.
FW21	Safe Memory Management in Embedded Systems	Fokus kajian akan diekspansi untuk mengintegrasikan model hak milik (ownership model) ke dalam penanganan buffer mikrokontroler. Tujuannya adalah mengelola data konversi Analog-to-Digital Converter (ADC) secara real-time secara lebih aman, menggantikan metode penunjuk (pointer) C/C++ tradisional yang rentan terhadap akses memori ilegal.

FW	Judul Jurnal	Future Work (Isi Lengkap)
FW22	Deterministic Execution in Safety-Critical Embedded	Pengembangan di masa mendatang menargetkan pengadopsian fungsi penjadwalan asinkron (async/await) yang terimplementasi langsung di tingkat eksekusi tanpa OS (bare-metal). Isolasi eksekusi ini akan diuji secara empiris untuk membuktikan kemampuannya meminimalkan overhead waktu transisi konteks (context-switching) yang menunda komunikasi ke pihak aktuator.
FW23	Advanced Sensor Data Fusion and Acquisition	Inovasi lanjutan dititikberatkan pada arsitektur penyaringan sinyal perangkat keras yang bekerja sebelum lapisan software dieksekusi. Hal ini berarti teknik fusi data untuk komputasi multivariat harus bisa ditangani secara langsung di dalam jalur Direct Memory Access (DMA) di sela-sela pemindahan data, mencegah penumpukan matriks di stack CPU.
FW24	Ultra-Low Power Microcontroller Architecture Integrations	Riset arsitektur instrumen difokuskan pada manajemen mode rendah daya yang sangat dinamis. Secara esensial, penelitian harus mampu membangun logika perangkat keras yang dapat menyinkronkan status mematikan register sementara (standby) secara otomatis berbarengan dengan interval siklus konversi perifer, menekan kebocoran arus listrik ke batas teoretis terkecilnya.

Pada studi literatur, penulis mencari beberapa bacaan yang relevan dengan topik yang dibahas. Beberapa tema yang dipakai adalah teknologi dan pengembangan kontroler, dasar mikrokontroler, arsitektur mikrokontroler, perifer, embedded programming, dan safety-critical system pada sistem tertanam.

Dari sumber-sumber besar ditemukan adanya arah pengembangan penelitian dalam bidang sistem tertanam dan arsitektur mikrokontroler yang mengerucut pada tiga pilar utama yaitu minimasi latensi, efisiensi daya absolut, dan keandalan eksekusi (safety-critical determinism).

Para peneliti secara konsisten merekomendasikan transisi dari metode pembaca-

an sensor konvensional berbasis intervensi CPU penuh (polling) menuju arsitektur yang berpusat pada akselerasi perangkat keras. Hal ini dibuktikan dengan tingginya urgensi untuk memanfaatkan *Direct Memory Access* (DMA) dan interupsi periferan secara maksimal guna mengakuisisi data multivariat secara otonom tanpa membebani siklus clock inti prosesor.

Selain itu, terdapat kebutuhan mendesak terkait manajemen daya tingkat lanjut, di mana proses seperti fusi data sensor dan eksekusi protokol komunikasi harus dapat dijalankan secara langsung pada level periferan dengan menyinkronkan mode tidur CPU secara dinamis.

Pada aspek sistem kritis, pengembangan diarahkan pada eksekusi asinkron yang deterministik serta kontrol memori yang ketat untuk mencegah penundaan komunikasi aktuator dan kebocoran memori.

Rangkaian celah penelitian tersebut kemudian melahirkan judul penelitian HADES (Hardware Accelerated Deterministic Edge Sensing) - C: Metode Akuisisi Data Instrumentasi Otonom Berbasis Akselerasi Perangkat Keras dan Eksekusi Deterministik sebagai solusi integrasi sistem akuisisi data modern berbasis hardware acceleration dan deterministic execution.

1.2 Daftar Lengkap Future Work

Berikut adalah daftar lengkap Future Work 1 sampai Future Work 24 beserta isi penjelasan lengkapnya yang diperoleh berdasarkan hasil analisis dan ringkasan dari 24 jurnal penelitian yang digunakan sebagai dasar pengembangan metode HADES-C.

1. **FW1** - Pengembangan di masa depan diarahkan pada penciptaan antarmuka komunikasi nirkabel yang beroperasi pada tingkat daya ultra-rendah. Hal ini mencakup upaya untuk menanamkan algoritma Edge AI secara langsung ke dalam arsitektur mikrokontroler (MCU) minimalis, sehingga pemrosesan data jaringan dapat dilakukan secara lokal tanpa perlu menguras daya untuk transmisi data mentah ke server pusat secara terus-menerus.
2. **FW2** - Kajian selanjutnya menuntut eksplorasi lebih dalam mengenai adaptasi komputasi neuromorphic di tingkat edge. Penelitian difokuskan pada manajemen daya cerdas yang diimplementasikan murni pada level perangkat keras (hardware-based), guna mengatasi latensi tinggi yang selama ini menjadi kelemahan utama pada arsitektur komputasi standar saat memproses fusi data AI dan IoT secara bersamaan.

3. **FW3** - Fokus pengembangan ditekankan pada pengintegrasian data bacaan sensor ke dalam sistem kontrol loop terbuka (open-loop control) untuk mencapai akuisisi data yang sepenuhnya otonom. Penelitian masa depan harus mampu menyinkronkan waktu pembacaan parameter lingkungan secara presisi dengan pergerakan mekanis aktuator, sehingga konsumsi daya total dari node sensor yang bergerak dapat diminimalkan.
4. **FW4** - Berpusat pada optimasi model Tiny Machine Learning (TinyML) agar jauh lebih hemat energi dan mampu beroperasi secara real-time. Diperlukan teknik kompresi model lanjutan yang dirancang khusus untuk keterbatasan memori mikrokontroler, sehingga inferensi algoritma dapat dijalankan secara mandiri tanpa menyebabkan stack overflow.
5. **FW5** - Tantangan sinkronisasi dan latensi di sektor industri memicu kebutuhan untuk mengembangkan mekanisme penjadwalan (scheduling) adaptif berbasis kecerdasan buatan. Pengembangan diarahkan pada arsitektur perangkat lunak real-time yang mampu memprediksi kemacetan antrean eksekusi dan secara dinamis menyesuaikan prioritas interupsi secara otomatis.
6. **FW6** - Rencana pengembangan ke depan melibatkan integrasi komputasi edge dan AI langsung ke dalam kontroler heterogen. Fokusnya adalah memastikan arsitektur Cyber-Physical Systems (CPS) yang ditenagai oleh kombinasi kontrol PID, DVFS, dan algoritma genetika ini dapat menskalakan kemampuannya tanpa mengorbankan stabilitas kendali waktu nyata di rantai produksi Industri 5.0.
7. **FW7** - Eksplorasi lanjutan difokuskan pada implementasi fisik dan simulasi periferai terintegrasi tambahan, seperti Analog-to-Digital Converter (ADC) dan modul komunikasi serial, ke dalam arsitektur prosesor RISC 16-bit dasar. Tujuannya adalah untuk memvalidasi model siklus eksekusi kontroler saat dihadapkan pada interupsi perangkat keras murni dalam skenario lingkungan nyata.
8. **FW8** - Pengembangan masa depan menargetkan penanaman algoritma pemrosesan sinyal digital (Digital Signal Processing/DSP) secara real-time ke dalam lapisan firmware. Hal ini diperlukan agar sistem meteran digital tidak hanya mengakuisisi data multivariat secara akurat, tetapi juga mampu melakukan deteksi anomali sinyal secara langsung (on-the-fly) pada laju sampling tinggi.
9. **FW9** - Arah penelitian selanjutnya adalah mengoptimalkan mekanisme pengurutan eksekusi instruksi (Out-of-Order execution) agar kompatibel dengan

spesifikasi keamanan memori yang ketat. Inovasi ini sangat mendesak untuk menjamin keandalan sistem-sistem berisiko tinggi (safety-critical systems), di mana kegagalan baca/tulis register dapat berakibat fatal.

10. **FW10** - Fokus pengembangan bergeser pada peningkatan lapisan keamanan arsitektur SCADA modern yang telah terintegrasi dengan cloud dan IoT. Implementasi pengamanan perangkat keras berbasis teknologi blockchain terdesentralisasi dan deteksi intrusi menggunakan algoritma AI di tingkat kontroler lokal menjadi prioritas riset utama.
11. **FW11** - Rencana pengembangan mendesak adalah perancangan akselerator perangkat keras untuk Deep Neural Networks (DNN) yang tidak hanya ringan dari sisi komputasi, tetapi juga kebal secara fisik. Fokusnya adalah membangun mekanisme proteksi on-chip yang tangguh terhadap serangan saluran samping (side-channel attacks) yang sering menargetkan kelemahan perangkat embedded.
12. **FW12** - Penelitian ke depan diarahkan pada pembuatan kerangka kerja (framework) otomatis yang mampu melakukan pemindaian komprehensif terhadap bug logika pada mikrokontroler IoT. Alat analisis otomatis ini diharapkan dapat mengidentifikasi kerentanan eksekusi secara preventif sebelum implementasi sistem secara massal di lingkungan siber-fisik.
13. **FW13** - Pengembangan selanjutnya bertujuan untuk mengadaptasi modul perangkat keras bit-slice sebagai akselerator perangkat keras murni (pure hardware accelerator) yang tertanam dalam arsitektur System on Chip (SoC) mikrokontroler. Modul ini diyakini mampu mengambil alih kalkulasi matematis rumit secara terisolasi tanpa memblokir kinerja komputasi core utama.
14. **FW14** - Upaya mitigasi terhadap kebuntuan latensi akibat interupsi sensor konvensional (CPU polling) akan dilanjutkan dengan pemanfaatan kontroler Direct Memory Access (DMA) secara maksimal. Fokusnya adalah merancang arsitektur perangkat lunak bare-metal yang secara eksklusif menggunakan DMA untuk offloading interupsi, sehingga pemindahan data berjalan tanpa melibatkan instruksi CPU sedikit pun.
15. **FW15** - Penelitian masa depan menargetkan pembangunan arsitektur fault-tolerant melalui adaptasi paradigma bahasa pemrograman modern yang menawarkan jaminan keamanan memori (seperti bahasa pemrograman Rust). Kontrol memori deterministik ini diproyeksikan mampu mendeteksi tingkat galat (error) seketika, mencegah crash sistem pada instrumen kritis.

16. **FW16** - Arah pengembangan berpusat pada perancangan arsitektur pemrosesan terdistribusi (scalable) yang memindahkan logika kendali dari cloud ke edge. Pengayaan kapabilitas mikrokontroler cerdas ini bertujuan untuk meminimalkan ketergantungan pada jaringan luar dalam mengeksekusi aktuasi fisik mandiri di node instrumen.
17. **FW17** - Pengembangan lebih lanjut akan difokuskan pada sintesis dan kuantisasi topologi Jaringan Saraf Tiruan (Neural Network) ultra-ringan yang disesuaikan secara arsitektural untuk MCU kelas bawah. Upaya ini diwajibkan untuk menekan pemakaian RAM dan batas konsumsi arus agar inferensi ML tetap stabil pada perangkat bertenaga baterai kecil.
18. **FW18** - Tren masa depan menekankan standarisasi metodologi hibrida atau hardware-software co-design yang terintegrasi secara holistik. Modifikasi metodologi ini diperlukan agar perancangan perangkat keras periferan dan penulisan firmware logika dapat dilakukan secara simultan, menekan bottleneck selama siklus iterasi prototipe.
19. **FW19** - Langkah pengembangan revolusioner berikutnya adalah mengeksekusi seluruh lapisan protokol jaringan secara otonom oleh periferan perangkat keras. Hal ini berarti memindahkan sepenuhnya beban eksekusi Mesin Status (Finite State Machine/FSM) ke luar dari core utama, sehingga CPU dibiarkan terkunci secara permanen dalam kondisi hibernasi (sleep mode).
20. **FW20** - Studi masa depan diarahkan secara masif untuk menghapus paradigma pemrograman sekuensial yang terus-menerus membuang siklus clock MCU. Penggabungan jalur komunikasi data, seperti bus I2C maupun SPI, harus beralih menggunakan eksekusi yang berbasis pemicu interupsi penuh (interrupt-driven execution) murni tanpa kompromi polling.
21. **FW21** - Fokus kajian akan diekspansi untuk mengintegrasikan model hak milik (ownership model) ke dalam penanganan buffer mikrokontroler. Tujuannya adalah mengelola data konversi Analog-to-Digital Converter (ADC) secara real-time secara lebih aman, menggantikan metode penunjuk (pointer) C/C++ tradisional yang rentan terhadap akses memori ilegal.
22. **FW22** - Pengembangan di masa mendatang menargetkan pengadopsian fungsi penjadwalan asinkron (async/await) yang terimplementasi langsung di tingkat eksekusi tanpa OS (bare-metal). Isolasi eksekusi ini akan diuji secara empiris untuk membuktikan kemampuannya meminimalkan overhead waktu transisi konteks (context-switching) yang menunda komunikasi ke pihak aktuator.

23. **FW23** - Inovasi lanjutan dititikberatkan pada arsitektur penyaringan sinyal perangkat keras yang bekerja sebelum lapisan software dieksekusi. Hal ini berarti teknik fusi data untuk komputasi multivariat harus bisa ditangani secara langsung di dalam jalur Direct Memory Access (DMA) di sela-sela pemindahan data, mencegah penumpukan matriks di stack CPU.
24. **FW24** - Riset arsitektur instrumen difokuskan pada manajemen mode rendah daya yang sangat dinamis. Secara esensial, penelitian harus mampu membangun logika perangkat keras yang dapat menyinkronkan status mematikan register sementara (standby) secara otomatis berbarengan dengan interval siklus konversi perifer, menekan kebocoran arus listrik ke batas teoretis terkecilnya.

BAB 2

METODE BARU

2.1 Arsitektur Future Work


Berdasarkan tinjauan sistematis terhadap 24 literatur terdahulu, tantangan utama implementasi IoT dan Cyber-Physical Systems (CPS) berpusat pada masalah latency bottleneck, konsumsi daya tinggi akibat polling data, dan kerentanan memori pada eksekusi prosedural.

Pengembangan arsitektur masa depan mengarah pada empat pilar utama yaitu hardware acceleration, ultra-low power management, deterministic execution, dan autonomous edge integration.

Sintesis keempat pilar tersebut melahirkan metode HADES-C yang mengintegrasikan DMA, interrupt-driven execution, dan FSM guna menciptakan sistem akuisisi data otonom berbasis hardware-driven execution.

2.2 Diagram Blok dan Flowchart

Setelah melakukan studi literatur dan menemukan future work, menemukan metode baru yang nantinya akan fokus pada penghematan daya pada [pembacaan dan kerja dari processor controller. Berikut adalah diagram blok serta diagram alir dari metode yang dipakai untuk menggambarkan cara kerjanya.




Gambar 2.1: Diagram Blok Sistem HADES-C

Diagram blok arsitektur HADES-C mengilustrasikan alur kerja sistem instrumentasi yang dirancang dengan prinsip Zero-CPU Intervention guna meminimalkan latensi dan konsumsi daya. Proses dimulai dari blok masukan, di mana data lingkungan ditangkap oleh Sensor Analog dan Sensor Digital. Sinyal dari kedua perangkat ini masuk ke mikrokontroler STM32F103C8 melalui periferal antarmuka masing-masing (ADC dan I2C). Perbedaan utama metode ini dari arsitektur konvensional terletak pada pemrosesan datanya; alih-alih memaksa CPU melakukan pembacaan berulang (polling), periferal tersebut meneruskan data secara langsung ke pengontrol Direct Memory Access (DMA). Melalui jalur perangkat keras khusus ini, DMA memindahkan data aliran sensor ke dalam Static RAM (SRAM) secara otonom, tanpa melibatkan atau mengganggu siklus kerja CPU.

Selama proses akuisisi data berjalan, inti CPU utama sengaja ditahan dalam kondisi Low-Power Mode melalui instruksi WFI (Wait For Interrupt) untuk mencapai penghematan daya absolut. CPU baru akan terbangun secara reaktif ketika DMA Controller telah selesai menyusun blok data di SRAM dan mengirimkan sinyal interupsi perangkat keras (ditunjukkan oleh garis putus-putus). Setelah aktif, CPU langsung mengekstrak data dari SRAM dan menjalankan algoritma fusi data berdasarkan Finite State Machine (FSM) untuk mendeteksi keberadaan anomali atau kondisi batas kritis dari lingkungan yang diukur.

Apabila kalkulasi CPU mendeteksi status bahaya, sistem akan segera merespons dengan mengirimkan instruksi ke blok luaran (output). CPU secara deterministik akan menggerakkan aktuator yang terhubung, seperti mengaktifkan Motor DC untuk tindakan korektif fisik dan menyalakan LED Alarm sebagai indikator peringatan visual. Setelah status anomali tertangani dan interupsi direset, CPU akan kembali memutus aktivitasnya dan masuk ke mode tidur, sementara DMA melanjutkan proses akuisisi data dari sensor secara senyap.




Gambar 2.2: Flowchart Sistem HADES-C

BAB 3

SIMULASI DAN HASIL


3.1 Simulasi dan Hasil

Sebagai simulasinya, penulis membandingkan sistem HADES-C dengan sistem biasa pada STM32F103C8 pada aplikasi proteus. Beberapa komponen yang digunakan adalah STM32F103C8, dc motor dan led sebagai aktuator, serta potensiometer sebagai hal yang dimanipulasi untuk dapat mengaktifkan aktuator. Pada simulasi pula, kami memasang generator dan grafik pembacaan untuk simulasinya.




Gambar 3.1: Simulasi Penerapan HADES-C pada Proteus

Nantinya, penulis menggunakan stop time di angka 9 detik pada kedua simulasi dan mendapatkan hasil berikut untuk simulasi biasa tanpa menggunakan metode HADES-C



Gambar 3.2: Simulasi tanpa penerapan HADES-C pada aplikasi proteus

Terlihat perbedaan dari grafik yang didapatkan ketika menggunakan metode biasa dengan HADES-C. Disini dengan waktu stop sama yaitu 9 detik, terlihat metode biasa akan terus berjalan dan di HADES-C akan berhenti lebih dahulu. Berikut perbandingan grafik yang sudah diproses.



Gambar 3.3: Perbandingan Grafik HADES-C dan Metode Polling Biasa

Grafik pengujian di atas memvisualisasikan perbandingan respons waktu (latensi) antara arsitektur HADES-C yang diusulkan dengan metode polling konvensional dalam merespons kondisi anomali. Sinyal pemicu dari sensor direpresentasikan oleh kurva berwarna biru, yang mensimulasikan terjadinya fluktuasi pembacaan lingkungan secara periodik.

Pada hasil pengujian metode HADES-C (garis merah), terlihat bahwa kurva tegangan aktuator berimpit secara sempurna (perfectly overlapping) dengan kurva sinyal sensor. Karakteristik ini membuktikan bahwa mekanisme Direct Memory Access (DMA) dan transisi Finite State Machine (FSM) berbasis interupsi perangkat keras berhasil memberikan respons deterministik yang bersifat instan. Waktu tunda (latensi) berada pada skala mikrodetik, karena data anomali langsung diteruskan ke SRAM dan dieksekusi tanpa harus menunggu siklus instruksi polling dari CPU utama yang sedang berada dalam mode daya rendah (Sleep/Wait For Interrupt).

Sebagai perbandingan, metode polling konvensional direpresentasikan oleh garis hitam. Karakteristik pemrograman sekuensial pada arsitektur mikrokontroler tradisional memiliki ketergantungan mutlak pada ketersediaan CPU. Sistem konvensional rentan terhadap efek blocking code dan delay prosedural, yang pada implementasi lingkungan nyata akan menghasilkan pergeseran waktu (keterlambatan aktuator) terhadap sinyal pemicu.

Berdasarkan komparasi visual tersebut, dapat disimpulkan bahwa arsitektur HADES-C secara empiris terbukti unggul. Metode ini mampu mengeksekusi tindakan perlindungan (safety-critical actuation) secara otonom seketika setelah batas anomali terlewati, mengeliminasi risiko kebuntuan eksekusi yang sering terjadi pada pengulangan rutin metode biasa.

BAB 4

KEUNGGULAN METODE

4.1 Keunggulan

at keras dan efisiensi eksekusi instruksi. Dengan mendelegasikan tugas akuisisi data sensor analog sepenuhnya kepada kontroler Direct Memory Access (DMA), CPU terbebas dari beban kerja siklus polling yang redundan. Pemindahan rute data ini memungkinkan inti mikrokontroler untuk ditahan dalam mode daya ultra-rendah (Sleep Mode) melalui instruksi `__WFI()`, yang secara drastis menekan konsumsi energi operasional. Lebih jauh lagi, arsitektur ini memanfaatkan Finite State Machine (FSM) beralokasi statis yang hanya dipicu oleh interupsi murni (interrupt-driven). Kombinasi ini menghasilkan sistem dengan tingkat determinisme yang tinggi; ketika anomali atau kondisi batas kritis terdeteksi, sistem mampu mengeksekusi aktuasi perlindungan secara instan dalam orde mikrodetik tanpa terhambat oleh blocking delay prosedural, menjadikannya sangat ideal untuk implementasi pada sistem kendali yang menuntut tingkat keselamatan tinggi (safety-critical systems).

4.2 Metode

Metode HADES-C menawarkan terobosan arsitektural yang mendefinisikan ulang standar akuisisi data pada mikrokontroler tingkat edge. Dengan menggeser paradigma dari pembacaan berbasis perangkat lunak yang membebani komputasi menjadi eksekusi otonom berbasis perangkat keras (hardware-driven), metode ini berhasil mencapai latensi aktuasi yang mendekati nol sekaligus memaksimalkan efisiensi daya. Di dunia rekayasa instrumentasi industri dan otomasi, integrasi DMA dan FSM tanpa campur tangan CPU (Zero-CPU Intervention) ini menciptakan fondasi instrumen yang jauh lebih andal, terprediksi, dan sepenuhnya kebal terhadap kebuntuan eksekusi konvensional.

BAB 5

GITHUB DAN LINKEDIN

5.1 GitHub

Implementasi dan dokumentasi penelitian dipublikasikan secara terbuka melalui GitHub sebagai open-source project.

Repository mencakup dokumentasi README, source code program pada Keil uVision, simulasi Proteus, dan implementasi sistem berbasis STM32.

<https://github.com/harhar0/STM32F103C8-HADES-C-Method.git>

5.2 LinkedIn

Hasil penelitian juga dipublikasikan melalui platform LinkedIn sebagai media dokumentasi dan publikasi pengembangan proyek.

Konten yang dibagikan meliputi hasil pengambilan data, visualisasi simulasi, implementasi rangkaian, dan proses pemrograman menggunakan Keil uVision.

https://www.linkedin.com/posts/muhammad-rifqi-putra-pratama-743313322_teknikinstrumentasi-its-ugcPost-7464307793420861441-ADWd/?utm_source=share&utm_medium=member_desktop&rcm=ACoAAFGPbWMB7JkaHrsu9co9gRxxa5msFqAsmFw

https://www.linkedin.com/posts/harriraditya_excited-to-share-one-of-my-recent-em?utm_source=share&utm_medium=member_desktop&rcm=ACoAADMmFCYBDJ-RimuwZ2rWHc0Vs5H0bpy

BAB 6

KESIMPULAN

Berdasarkan hasil uji coba didapatkan kesimpulan bahwa penelitian ini berhasil merancang dan memvalidasi HADES-C (Hardware Accelerated Deterministic Edge Sensing) sebagai metode akuisisi data otonom untuk mengatasi inefisiensi metode polling konvensional pada sistem tertanam.

Integrasi Direct Memory Access (DMA) dan Finite State Machine (FSM) pada mikrokontroler STM32 memungkinkan proses akuisisi data berjalan secara otomatis tanpa intervensi CPU (Zero-CPU Intervention).

Hasil simulasi menunjukkan bahwa metode HADES-C mampu memberikan respons aktuasi secara instan dengan latensi mendekati nol mikrodetik. Selain itu, penggunaan instruksi `__WFI()` memungkinkan CPU tetap berada pada mode daya rendah sehingga konsumsi daya menjadi lebih efisien.

Secara keseluruhan, pendekatan hardware-driven execution pada HADES-C menghasilkan sistem kendali yang lebih deterministik, andal, dan efisien sehingga sangat potensial diterapkan pada sistem safety-critical, otomasi industri, dan Internet of Things (IoT).

REFERENCES

- [1] Khalifeh, A., et al. (2022). *Microcontroller Unit-Based Wireless Sensor Network Nodes: A Review*.
- [2] Jeong, D., et al. (2023). *Trends and Challenges in AIoT/IIoT/IoT Implementation*.
- [3] Abdelmoneim, A.A., et al. (2025). *IoT Sensing for Advanced Irrigation Management*.
- [4] Ajani, T.S., et al. (2021). *An Overview of Machine Learning within Embedded and Mobile Devices*.
- [5] Akesson, B., et al. (2021). *A Comprehensive Survey of Industry Practice in Real-Time Systems*.
- [6] Penchalaiah, et al. (2021). *Emerging architecture for heterogeneous smart cyber-physical systems for industry 5.0*.
- [7] PeerJ Authors. (2024). *Teaching computer architecture by designing a 16-bit RISC processor*.
- [8] Tsebesebe, et al. (2025). *Development of an Accurate Digital Sampling Multimeter*.
- [9] Electronics Authors. (2022). *Out-of-Order Processor Architecture for Microcontrollers*.
- [10] Yadav, G. and Paul, K. (2021). *Architecture and security of SCADA systems: A review*.
- [11] Mittal, S., Gupta, H., and Srivastava, S. (2021). *A survey on hardware security of DNN models and accelerators*.
- [12] Zhou, W., et al. (2021). *Reviewing IoT Security via Logic Bugs in IoT Platforms and Systems*.
- [13] Guaragnella, C., Giorgio, A., and Rizzi, M. (2022). *Low-Latency Bit-Slice Design of Discrete Fourier Transform*.
- [14] Sensors Authors. (2021). *Single Board Architectures Integrating Sensors Technologies*.

- [15] Elsevier Authors. (2021). *Reliability Analysis of Critical Embedded Systems*.
- [16] Wu, Z., Qiu, J., and Zhang, J. (2021). *A Smart Microcontroller Architecture for the Internet of Things*.
- [17] Saha, S. S., et al. (2022). *Machine Learning for Microcontroller-Class Hardware: A Review*.
- [18] Blašković, K., Čandrlić, S., and Jakupović, A. (2021). *Systematic Review of Methodologies for the Development of Embedded Systems*.
- [19] EEJour Authors. (2021). *Low-Power IoT Communication Interface by NXP FlexIO Module*.
- [20] Sensors Authors. (2021). *Sensor Polling Optimizations in Microcontroller Architectures*.
- [21] arXiv Authors. (2022). *Safe Memory Management in Embedded Systems*.
- [22] arXiv Authors. (2023). *Deterministic Execution in Safety-Critical Embedded*.
- [23] Sensors Authors. (2024). *Advanced Sensor Data Fusion and Acquisition*.
- [24] Electronics Authors. (2025). *Ultra-Low Power Microcontroller Architecture Integrations*.